24小時聯系電話:18217114652、13661815404
中文
行業資訊
電子產品開發模擬設計
模擬設計–避免常見的陷阱
在我們現代的數字時代，模擬設計技能經常被忽略。盡管模擬起源于1827年的歐姆斯定律，但當今的物聯網驅動世界仍然是模擬的，這些專家技能對于電子設計團隊比以往任何時候都更為重要。
對于數字工程師而言，在設計中添加模擬電路可能是艱巨的任務。
1濾波敏感的模擬電源網
用于敏感模擬電路的電壓軌應清潔且噪聲低。
對于混合信號PCB，數字組件和穩壓器的切換會導致電源軌上的高頻噪聲。如果不進行濾波，則可以將其耦合到模擬組件中，并影響電路的精度和穩定性。使用無源低通濾波是一種減少模擬Vcc電源軌上高頻噪聲的簡單方法。
如果要供電的組件是低電流，則可以使用串聯電阻器和并聯電容器電路。否則，請改用電感器/鐵氧體和電容器的組合。這些電路中的每一個都將阻止高頻（即噪聲），但允許低頻（即，電流為模擬組件供電）。
可以混合使用多個電容值（例如并聯的100nF，10nF和1nF）來創建一個低通濾波器，該濾波器將在更寬的帶寬內有效運行。
2過濾模擬信號
混合信號板上的敏感模擬信號應進行濾波。使用鐵氧體和電容器的低通濾波器將消除通常由數字開關噪聲引起的高頻成分，否則這些噪聲可能會耦合到模擬集成電路中。
電容值和鐵氧體規格創建一個截止頻率，這一點很重要，它既可以保留目標模擬信號，又可以消除高頻噪聲。
如果模擬信號進入ADC的輸入，則采樣頻率應為低通濾波器截止頻率的兩倍以上。這樣可確保ADC測量不會出現混疊。
3在混合信號組件上過濾數字信號
在混合信號板上，諸如ADC和DAC之類的模擬組件也具有諸如通信接口之類的數字連接。
噪聲可能從這些數字信號耦合到芯片內部的模擬電路。減少這種情況的一種方法是在數字線路上向ADC或DAC添加鐵氧體或電阻。這有助于減慢數字信號的邊緣并降低高頻噪聲。
自然，電阻器或鐵氧體的規格應考慮到特定數字信號所需的上升/下降時間。直到信號完整性和時序變差之前，信號邊緣才可能變慢。
圍繞混合信號IC的數字信號的另一個考慮因素是，數字PCB走線的布線方式應使其與模擬信號分開，并且也不應在模擬組件下方通過。
一個相關的概念是，如果在混合信號設計中使用數字組件（例如比較器），則選擇不比您所需的速度快的部件可能是有利的。
一個非常快的比較器將具有一個陡峭的上升時間，與一個上升時間較慢的部分相比，上升時間將包含更多的高頻諧波和噪聲（可能將其自身耦合到模擬軌跡和組件中）。