24小時(shí)聯(lián)系電話:18217114652、13661815404
中文
行業(yè)資訊
如何減少電容耦合
什么是電容耦合？
電容耦合是在兩個(gè)絕緣體分開的導(dǎo)體之間傳遞電能。
如果您熟悉電容器的工作原理，將會(huì)很容易理解電容耦合。否則，這里有個(gè)快速?gòu)?fù)習(xí)：
電容器由兩個(gè)導(dǎo)電端子制成，兩個(gè)導(dǎo)電端子被絕緣體隔開。當(dāng)一個(gè)端子的電位比另一個(gè)端子高時(shí)，在端子之間會(huì)累積電荷。當(dāng)從端子上去除電壓時(shí)，電容器以電流形式釋放電荷。
的行為的電容器使得它拒絕直流（DC），但它成為一個(gè)低阻抗路徑交流電（AC）。在PCB中，有各種元素可以形成虛擬電容器并允許能量在它們之間傳遞。
電容耦合，也稱為靜電耦合，是能量如何在被絕緣體隔開的導(dǎo)電元件之間移動(dòng)。一個(gè)示例是，如果將兩條銅走線彼此靠近放置，則電容耦合將使一條走線上的能量轉(zhuǎn)移到另一條走線上。
在下一節(jié)中，我們將仔細(xì)研究能量轉(zhuǎn)移是積極還是消極的事情，具體取決于您的目標(biāo)。
電容耦合的優(yōu)缺點(diǎn)
從好的方面看，健談的孩子可能是未來的領(lǐng)導(dǎo)者，辯論者或律師的標(biāo)志。同樣，根據(jù)情況，電容耦合的好壞。
當(dāng)有意應(yīng)用在電子產(chǎn)品中時(shí)，電容耦合原理引起了觸摸屏和電容感應(yīng)按鈕等現(xiàn)代設(shè)備的奇跡。這些設(shè)備可以檢測(cè)電容的變化并將其轉(zhuǎn)換為用戶輸入。
但是，由意外的電容或寄生電容引起的電容耦合會(huì)破壞電路的性能。電容耦合是引起串?dāng)_的原因，在這種情況下，來自一根導(dǎo)體的信號(hào)耦合到相鄰的一根。
例如，如果SPI（串行外圍接口）數(shù)據(jù)接近模擬信號(hào)運(yùn)行，則模擬信號(hào)將拾取SPI傳輸?shù)奈⑷趺}沖。承載高速信號(hào)的兩條走線之間也可能發(fā)生互電容耦合，從而損害了這兩個(gè)信號(hào)的完整性。結(jié)果，您將在兩個(gè)信號(hào)的接收端獲得很高的錯(cuò)誤率。
如何減少電容耦合
縮短走線以減少電容耦合
當(dāng)PCB工作時(shí)，電容耦合的效果會(huì)使其丑陋。屆時(shí)，您將無能為力。為減少電容耦合，必須在設(shè)計(jì)階段開始。
這是減少PCB布局中電容耦合的三種可靠方法。
增加走線之間的距離
可以理解，空間是教室或PCB上的奢侈品。不過，如果可能，請(qǐng)嘗試增加“揚(yáng)聲器”或相鄰走線之間的距離，尤其是在那些攜帶高速信號(hào)的走線上。由于電容與端子之間的距離成反比，因此保持走線更遠(yuǎn)將減少電容耦合。
屏蔽層
如果沒有足夠的工作空間，請(qǐng)考慮使用接地的銅條屏蔽兩側(cè)的高頻走線。接地條起到屏蔽作用，并防止電荷耦合到其他走線。
保持簡(jiǎn)短
較長(zhǎng)的走線會(huì)增加導(dǎo)體的面積，從而增加電容耦合。因此，高頻走線應(yīng)盡可能短。
幸運(yùn)的是，當(dāng)您擁有先進(jìn)的PCB設(shè)計(jì)軟件時(shí)，如何減少電容耦合并不像您想的那樣困難。使用OrCAD的一系列工具，輕松編輯PCB布局可幫助您避免意外的電容耦合。您還可以使用InspectAR使用增強(qiáng)現(xiàn)實(shí)技術(shù)交互式評(píng)估和改進(jìn)PCB設(shè)計(jì)過程。檢查，調(diào)試，返工和組裝PCB從未如此簡(jiǎn)單或準(zhǔn)確。