24小時(shí)聯(lián)系電話:18217114652、13661815404
中文
行業(yè)資訊
什么是差分對(duì)和差分信號(hào)
什么是差分對(duì)和差分信號(hào)
差分對(duì)提供了一種路由高數(shù)據(jù)速率比特流的新方法，其中每個(gè)邊緣轉(zhuǎn)換通常具有非常快的上升時(shí)間。高速設(shè)計(jì)中使用的差分協(xié)議是許多具有熟悉首字母縮略詞的通用信令標(biāo)準(zhǔn)的主要內(nèi)容。USB、HDMI、以太網(wǎng)等都作為差分對(duì)布線，需要仔細(xì)的走線設(shè)計(jì)和布線。過去，這需要對(duì)差分對(duì)的長(zhǎng)度進(jìn)行多次手動(dòng)修正，以確保它們滿足長(zhǎng)度目標(biāo)和阻抗容差。然而，較新的 CAD 軟件可以輕松地將這些要求編碼為設(shè)計(jì)規(guī)則，以確保準(zhǔn)確的布線。
我們將提供差分信號(hào)行為和差分對(duì)功能的基本概述。這些信號(hào)類型在高速信號(hào)協(xié)議中是標(biāo)準(zhǔn)的，但它們可能會(huì)出現(xiàn)在更簡(jiǎn)單的設(shè)備中，因此了解這些在 PCB布局中的布線方式非常重要。我們還將提供差分對(duì)阻抗的一些更具體的定義以及噪聲在差分對(duì)中的作用方式，希望新設(shè)計(jì)人員能夠更好地了解差分協(xié)議的重要性。
差分對(duì)和差分信號(hào)的基礎(chǔ)知識(shí)
差分對(duì)非常簡(jiǎn)單：它們由兩條并排布線的走線組成，并且在每條走線上承載大小相等、極性相反的信號(hào)。在高速數(shù)字協(xié)議中，數(shù)據(jù)通過阻抗控制的 PCB 中的單端走線發(fā)送；每條單獨(dú)的走線都設(shè)計(jì)成具有特定的阻抗。這是使用標(biāo)準(zhǔn)阻抗控制走線設(shè)計(jì)方法完成的，其中達(dá)到目標(biāo)走線阻抗所需的寬度是在設(shè)計(jì)疊層并選擇路由差分對(duì)的層之后確定的。
差分信號(hào)不一定是特殊類型的信號(hào)。用于承載數(shù)字?jǐn)?shù)據(jù)的所有差分對(duì)仍將承載二進(jìn)制信息，或者可能使用更高級(jí)的協(xié)議（如 PAM4）一次承載多個(gè)位。標(biāo)準(zhǔn)數(shù)字跡線和差分信號(hào)之間的區(qū)別在于，差分信號(hào)以不同的方式恢復(fù)和解釋。
如果我們查看在差分對(duì)上傳播的信號(hào)，我們確實(shí)有兩個(gè)極性相反但幅度相同的信號(hào)。差分接收器讀取的信號(hào)電平就是兩個(gè)信號(hào)電壓之間的差值。這如下圖所示。
差分對(duì)上的差分信號(hào)通過 PCB 接地層傳輸。
在上圖中，我們有一個(gè)差分對(duì)在統(tǒng)一的地平面上布線。假設(shè)它們作為阻抗控制微帶線在表面層布線，盡管完全相同的想法適用于內(nèi)部層的帶狀線。使用差分信號(hào)運(yùn)行的組件需要使用這兩個(gè)信號(hào)之間的差異來解釋接收器中的邏輯電平。請(qǐng)注意，各個(gè)信號(hào)電平（V1 和 V2）仍相對(duì)于 GND 參考進(jìn)行定義，GND 參考通常作為一個(gè)平面放置在走線下方。換句話說，如果您真的愿意，您可以使用示波器測(cè)量線對(duì)每一側(cè)的接地信號(hào)。
這種傳輸數(shù)字?jǐn)?shù)據(jù)的方法（作為一對(duì)走線上的一對(duì)相反極性信號(hào)）是高速協(xié)議（如 USB、以太網(wǎng)、DDR 時(shí)鐘和數(shù)據(jù)線）以及一些專有數(shù)字信號(hào)標(biāo)準(zhǔn)的標(biāo)準(zhǔn)。那么是什么讓差分對(duì)和差分信號(hào)如此成功，還有哪些挑戰(zhàn)？下表總結(jié)了一些重要的優(yōu)點(diǎn)和缺點(diǎn)：
|
類別 |
好處 |
缺點(diǎn) |
|
電磁兼容 |
- 共模噪聲去除 - 它們發(fā)出差模噪聲，其強(qiáng)度遠(yuǎn)低于共模噪聲 |
- 共模噪聲消除不完善，取決于消除歪斜 |
|
高速電磁干擾 |
- 差分對(duì)的低 EMI 使其能夠適應(yīng)極高的數(shù)據(jù)速率 |
- 快速邊緣速率需要更精確的延遲匹配 |
|
地面偏移 |
- 在兩塊板之間的長(zhǎng)鏈路上布線時(shí)，差分對(duì)可以承受接地偏移 |
- 影響選擇的端接，雖然片上端接將這一點(diǎn)從 PCB設(shè)計(jì)人員的關(guān)注列表中刪除 |
讓我們看看 PCB 中的這些各種優(yōu)點(diǎn)和缺點(diǎn)，以及它們?nèi)绾卧诓季€和布局中表現(xiàn)出來。
共模噪聲抑制
無需任何濾波即可抑制共模噪聲的能力是差分對(duì)獨(dú)有的。共模噪聲抑制源于在差分對(duì)上測(cè)量?jī)蓚€(gè)信號(hào)之間的差異，這可以抵消某些條件下差分對(duì)上的任何噪聲。
下圖示意性地顯示了如何在差分對(duì)中實(shí)現(xiàn)共模噪聲抑制。如果噪聲在適當(dāng)?shù)钠比菹迌?nèi)輸入接收器，則它可以被接收器消除。
如果在差分對(duì)的每一側(cè)具有相同的幅度，則可以消除差分對(duì)上接收到的共模噪聲。
對(duì)此的警告是，線對(duì)的每一側(cè)都必須接收到相同水平的噪聲。這可能發(fā)生在通過電纜自由空間布線的差分對(duì)上，因此這并非不可能發(fā)生。然而，這并不意味著差分對(duì)不受 PCB 上的串?dāng)_影響。例如，如果您在差分對(duì)附近有一條單端走線，它可以通過開關(guān)期間產(chǎn)生的磁場(chǎng)將串?dāng)_脈沖耦合到兩對(duì)差分對(duì)中。然而，串?dāng)_脈沖不會(huì)被線對(duì)中的兩條走線同等地接收；磁場(chǎng)強(qiáng)度。結(jié)果是噪聲不會(huì)在接收器處被消除，并且一些噪聲可能會(huì)留在線對(duì)的一側(cè)。
從線對(duì)發(fā)射的 EMI
差分對(duì)的一大優(yōu)點(diǎn)是它們發(fā)出的噪聲低。當(dāng)成對(duì)中的兩條走線靠得更近時(shí)，它們?cè)谇袚Q過程中產(chǎn)生的磁場(chǎng)相等且相反。只要兩個(gè)信號(hào)同相且幅度相同，它們產(chǎn)生的磁場(chǎng)就會(huì)相互抵消。請(qǐng)注意，生成的字段并非處處為零；這僅適用于沿線對(duì)之間的中心線。但是，該場(chǎng)會(huì)很低，并且會(huì)在附近的單端走線中產(chǎn)生較少的噪聲。
這是差分對(duì)更適合高數(shù)據(jù)速率通道的另一個(gè)原因。以高數(shù)據(jù)速率（Gbps 及更高）運(yùn)行的串行協(xié)議將在每個(gè)位上具有非常快的邊緣轉(zhuǎn)換。因此，在這些快速邊沿轉(zhuǎn)換（高 dI/dt 事件）期間，線對(duì)中的每條跡線都將通過磁場(chǎng)發(fā)射強(qiáng) EMI。對(duì)于這些快速邊沿速率信號(hào)，與附近導(dǎo)體相關(guān)的寄生電容可能會(huì)出現(xiàn)問題，并且信號(hào)帶寬可能會(huì)跨越高 GHz 頻率。
差分對(duì)發(fā)射相等且相反的磁場(chǎng)，它們相互抵消，并且可以產(chǎn)生比具有相同 dI/dt 的單端信號(hào)更低的電感串?dāng)_。
盡管差分對(duì)可能會(huì)在附近的單端信號(hào)中產(chǎn)生較低的串?dāng)_，但它們會(huì)在附近的差分對(duì)中產(chǎn)生差模串?dāng)_。這就是仔細(xì)優(yōu)化差分對(duì)之間的間距很重要的地方。盡管差分對(duì)相對(duì)不受共模噪聲的影響，但它們并不不受差模噪聲的影響。在布線差分對(duì)時(shí)請(qǐng)記住這一點(diǎn)，并在對(duì)之間留出足夠的間距以確保它們之間的低噪聲耦合。
抗地面偏移
在可能在兩塊板之間交叉的長(zhǎng)鏈路中使用差分對(duì)的主要原因是它們對(duì)接地偏移的免疫力。AC 或 DC 的接地偏移可以被認(rèn)為是共模噪聲；它是信號(hào)中的干擾，以相同的相位和幅度影響對(duì)的每一側(cè)。因此，也可以通過差分接收器來消除。當(dāng)行進(jìn)信號(hào)穿過兩個(gè)不同接地區(qū)域之間的間隙時(shí)，兩個(gè)組件之間會(huì)出現(xiàn)阻抗不連續(xù)性。來自源的單端信號(hào)在負(fù)載上的電壓可能不同，因?yàn)槊總€(gè)區(qū)域的地電位不同。
如果您已正確創(chuàng)建 PCB 以支持高速組件和布線，則通過在設(shè)計(jì)中使用統(tǒng)一接地平面，您應(yīng)該只在整個(gè)設(shè)計(jì)中具有統(tǒng)一的接地電位。盡管差分對(duì)可以承受 PCB 中不同接地之間的接地偏移，但以足夠高的頻率/速度運(yùn)行以致于需要差分對(duì)的設(shè)計(jì)在任何情況下都應(yīng)通過統(tǒng)一的接地平面進(jìn)行布線。
設(shè)計(jì)和路由差分對(duì)
由于標(biāo)準(zhǔn)計(jì)算協(xié)議中的差分信號(hào)和某些外圍設(shè)備以高邊緣速率運(yùn)行，因此它們通常需要阻抗控制以防止波從差分對(duì)負(fù)載端反射。高速PCB設(shè)計(jì)中使用的所有差分對(duì)都需要調(diào)整差分對(duì)的兩側(cè)，以確保每個(gè)極性信號(hào)同時(shí)到達(dá)接收器。以下是使用差分對(duì)的一些基本設(shè)計(jì)技巧：
單端和差分阻抗：差分信號(hào)標(biāo)準(zhǔn)將指定一些應(yīng)滿足的單端和差分阻抗要求，以防止反射并確保最大功率傳輸?shù)浇邮掌鹘M件。
延遲或長(zhǎng)度匹配：線對(duì)中的走線長(zhǎng)度應(yīng)在信號(hào)標(biāo)準(zhǔn)中定義的偏斜容限內(nèi)匹配，盡管這可能相當(dāng)大，對(duì)于某些標(biāo)準(zhǔn)來說可能達(dá)到幾毫米。
一致的間距：我的觀點(diǎn)是，線對(duì)之間的間距應(yīng)設(shè)置為不違反阻抗約束的最小值。這樣做的原因是它有助于確保發(fā)射的共模 EMI 盡可能低，并且有助于確保線對(duì)上接收到的共模噪聲，因?yàn)榇當(dāng)_在線對(duì)中的每條跡線上具有幾乎相同的幅度。
對(duì)于高速信號(hào)，還有其他考慮因素，例如信號(hào)帶寬和沿鏈路長(zhǎng)度的損耗，在選擇材料和組件時(shí)應(yīng)予以考慮。最好的布線工具可以通過確保您的設(shè)計(jì)設(shè)置被編碼為設(shè)計(jì)規(guī)則來幫助您滿足這些要求，并且您將擁有提供阻抗計(jì)算和在您的 PCB 中應(yīng)用長(zhǎng)度匹配部分的自動(dòng)化工具。