24小時聯系電話:18217114652、13661815404
中文
技術專題
電路設計串行接口對整體FPGA性能和功能的重要性
在電子和高速通信領域，將串行數據轉換為并行數據的能力對于整體功能至關重要。在高速接口的情況下，有一種專門為此類任務設計的設備，稱為串行器解串器（SerDes）。那么，FPGA中的SerDes可以提供什么功能？
SerDes是用于高速通信的集成電路或設備，可在任一方向上在串行數據和并行接口之間轉換。使用SerDes的各種應用程序和技術的主要目的是通過最小化輸入/輸出引腳和連接的數量來通過差分或單線提供數據傳輸。
在功能方面，SerDes芯片可在串行流上使用并行數據的兩點之間進行傳輸，從而減少了數據傳輸所需的數據路徑數量。這樣減少了所需的連接引腳數量，從而使電線和連接器小而細。此外，發送方處理并行數據到串行數據的轉換，而接收方執行相反的功能。
總之，SerDes芯片將并行數據轉換為串行數據，以便它可以通過通常不支持并行數據的介質傳輸。SerDes在需要保留帶寬的情況下會很有幫助。
什么是FPGA？
現場可編程門陣列（FPGA）是一種可以進行編程和重新編程以在任何時間點執行眾多功能的芯片。
此外，成千上萬個稱為邏輯塊的單元組成一個芯片，這些塊通過可編程互連鏈接。FPGA的電路是通過連接幾個可配置的模塊構成的，并且具有嚴格的內部結構。FPGA本質上是ASIC的可編程版本。
總體而言，FPGA提供了通用功能，可以根據您的規范進行編程。但是，就像生活中的大多數事情一樣，FPGA的多功能性也會產生副作用。在這種情況下，這種通用性是以價格增加，內部延遲增加和模擬功能受限為代價的。
FPGA的應用
以下是電子領域中FPGA的一些應用：
視頻監控
可編程邏輯器件
馬達控制
設備控制器
通信過濾和編碼
整個大型硬件系統（互連的FPGA）的仿真
電腦
FPGA中的SerDes
使用FPGA，數據的傳輸和接收均使用SerDes。FPGA與高速SerDes技術的融合將電子領域引入了SerDes增強型FPGA。它們的出現為需要多千兆位數據鏈路的應用（例如，跨PCB（電纜或背板）的應用）提供了經濟高效的ASIC替代品。
由于成本效益和低功耗設備的增加，這種特殊類型的可編程設備正日益促進設計變更。總體而言，FPGA不斷發展，從最初的發展成為門控和路由的集合，直至我們現在所看到的-管理從AI到通信的任務。
與圖形處理單元一樣，FPGA從一開始就經歷了巨大的變化，它利用了解決方案空間的更加集中的視角。像大多數電子設備一樣，FPGA從單芯片開始。盡管就晶體管而言，它們的尺寸有所增加，但它們的架構基礎也在不斷發展。
SerDes如何在FPGA中工作？
在有線通信方面，有兩種類型：并行和串行。當我們指并行時，我們指的是PCI和LPT等，而當我們指串行通信時，則指的是USB，HDMI或Lightning電纜。
典型地，并行通信使用更多的引腳，更少的功率，有限的速度，低帶寬，并且總的來說不那么復雜。相反，串行通信使用較少的引腳，速度更快，具有更高的帶寬，使用更多的功率，更復雜，并且為將來和現在做好了準備。
可以想象，并行通信與串行通信是不同類型應用程序的理想選擇，兩者都有其優點/缺點。使用并行傳輸更多數據時，您有兩個常規選項：選項一是使用其他路徑，選項二是提高時鐘速度。總而言之，在使用并行時嘗試增加正在傳輸的數據存在三個主要問題。
溝通方式續
這些主要問題之一是時鐘偏斜。時鐘偏斜是在數字電路系統（同步）中發生的，其中相同的源時鐘信號在不同的時間到達不同的組件。任何兩個時鐘的讀數之間的差異稱為偏差。隨著時鐘速度的增加，偏斜的問題更加明顯和成問題。
增加傳輸數據量時需要特別注意的另一個問題是導線長度。有兩個因素值得關注：首先，導線長度至關重要，經驗法則是在1ns（1Ghz = 1ns的周期）內單腳傳播。其次，由于這個原因，長度的物理性質至關重要，因為如果兩條線不精確，它將導致數據到達不同的時間。這會導致傳輸功能喪失（不可恢復的數據）。
為了提供更多數量的數據傳輸而不會產生時鐘偏斜，我們使用串行傳輸方法。串行通信利用嵌入在數據中的時鐘，這意味著發送器將時鐘和數據一起編碼。接收器分別提取時鐘和數據。如您所知，我們利用時鐘對數據進行采樣。
FPGA中的串行傳輸
使用串行傳輸時，有三個重點領域：
時鐘編碼方案
渠道優化
FPGA的輸出和輸入階段
時鐘編碼方案
時鐘編碼方案的功能是保證數據轉換。例如，全0的長數據需要轉換（即，它需要一種編碼方案）。編碼方案示例包括：
曼徹斯特
HDLC（高級數據鏈接控制）
8B / 10B（目前最受歡迎）
由于8B / 10B最受歡迎，因此我們將對其進行詳細討論。顧名思義，8B / 10B接收8位數據并將其轉換為10位數據。盡管這對您的可用帶寬造成了25％的損失，但這是一個值得權衡的問題。這里的權衡是，它將保證您的線路的DC（直流）平衡（運行差異）。這種權衡的另一個方面是，它可以確保接收器上CDR（時鐘數據恢復）的轉換。
8B / 10B編碼方案不僅最受歡迎，而且非常普遍。我們發現它可用于DVI，顯示端口，以太網，火線，HDMI，PCIe，SATA和USB。
渠道優化
通道優化是指電纜接口本身。在數據傳輸方面，有兩種類型：
單面的
微分
所有高速數據都是差分的，并且需要一個額外的引腳，但是這樣做是值得的。此處的折衷方案可提高速度并延長電纜長度。此外，在解決頻道優化問題時，還需要考慮一些因素。它們包括：
電纜施工質量
電纜中銅線的電阻，電容和電感
我們通過利用ISI（符號間干擾）圖（也稱為視力表）來測量信道質量。
FPGA輸出輸入級優化
FPGA由對整體功能至關重要的輸出和輸入階段組成。這些階段負責加重前和加重。預加重是傳輸前視頻或音頻信號線（LVDS 0.35V）的短暫過驅動。這樣可以加快轉換速度并提高性能。
注意：LVDS是低壓差分信號。
串行通訊和FPGA
FPGA是串行通信的理想選擇，因為它們速度快且內置了SerDes模塊。SerDes對FPGA功能的重要性至關重要。帶有內置SerDes模塊的FPGA使它們非常適合軍事應用，網絡，高速Tx和Rx以及監視的雷達系統。
與FPGA理想的情況相比，在FPGA中使用內置的SerDes可以提高性能，功能并提供更多的應用程序。最后，FPGA中的SerDes還最大程度地減少了輸入/輸出引腳和連接的數量，同時通過差分或單線提供數據傳輸。