24小時(shí)聯(lián)系電話:18217114652、13661815404
中文
技術(shù)專題
解決電路設(shè)計(jì)中的耦合電容
無論是為新IC設(shè)計(jì)電路，還是為具有分立組件的PCB布局設(shè)計(jì)電路，設(shè)計(jì)中的導(dǎo)體組之間都將存在耦合電容。您永遠(yuǎn)無法真正消除直流電阻，銅粗糙度，互感和互電容等寄生現(xiàn)象。但是，通過正確的設(shè)計(jì)選擇，您可以將這些影響減小到不會(huì)引起過多串?dāng)_或信號(hào)失真的程度。
耦合電感很容易發(fā)現(xiàn)，因?yàn)樗詢煞N主要方式出現(xiàn)：
兩個(gè)不垂直延伸且參考接地平面的網(wǎng)絡(luò)可能具有彼此面對(duì)的環(huán)路（互感）。
提供返回電流路徑的每個(gè)平面在其參考網(wǎng)絡(luò)中將具有一些耦合電感（自感）。
由于耦合電容無處不在，因此很難確定。每當(dāng)將導(dǎo)體放置在PCB或IC布局中時(shí)，它們都會(huì)具有一定的電容。這兩個(gè)導(dǎo)體之間的電勢(shì)差使它們像典型的電容器一樣進(jìn)行充電和放電。這會(huì)導(dǎo)致位移電流從負(fù)載分量轉(zhuǎn)移出去，并導(dǎo)致信號(hào)在高頻下在網(wǎng)之間交叉（即串?dāng)_）。
使用正確的電路模擬器工具集，您可以對(duì)LTI電路中的耦合電容如何影響時(shí)域和頻域中的信號(hào)行為進(jìn)行建模。一旦設(shè)計(jì)好布局，就可以從阻抗和傳播延遲測(cè)量中提取耦合電容。通過比較結(jié)果，可以確定是否需要更改布局，以防止網(wǎng)絡(luò)之間發(fā)生不必要的信號(hào)耦合。
電路圖未明確考慮電路中導(dǎo)體之間的任何耦合電容。這是因?yàn)轳詈想娙萑Q于以下方面：
幾何。導(dǎo)體之間的距離，其橫截面積以及布局中彼此面對(duì)的區(qū)域的大小將決定電路的電容。
介電常數(shù)。分隔導(dǎo)體的電介質(zhì)具有較高的介電常數(shù)，并且耦合電容與介電常數(shù)成正比。
寄生之間的耦合。單個(gè)導(dǎo)體可以具有多個(gè)網(wǎng)絡(luò)的耦合電容。這些電容與其他寄生電容和電感結(jié)合在一起以產(chǎn)生復(fù)雜的耦合，這可能是頻率的復(fù)雜函數(shù)。
由于耦合可能是頻率的復(fù)雜函數(shù)，因此返回路徑和串?dāng)_信號(hào)可能會(huì)產(chǎn)生結(jié)果，其頻率也與源信號(hào)不同。這是由于設(shè)計(jì)電路，耦合電容和任何其他寄生效應(yīng)（直流電阻和寄生電感）形成的等效網(wǎng)絡(luò)的傳遞函數(shù)。
要檢查寄生效應(yīng)如何影響您的電路板，需要使用布局前和布局后仿真工具。布局前模擬要靈活得多，但是由于尚未創(chuàng)建布局，因此它們不能考慮布局中的幾何形狀。相比之下，正確的數(shù)字化布局后仿真工具集將幾乎精確地說明寄生現(xiàn)象，但要查明布局中能產(chǎn)生最強(qiáng)耦合的確切部分卻很困難。此外，如果不更改布局，就無法瀏覽不同的耦合電容或電感值來找到可接受的寄生耦合電平。
耦合電容建模工具
因?yàn)橹钡讲季滞瓿桑季种械鸟詈想娙莶攀俏粗模虼碎_始對(duì)耦合電容進(jìn)行建模的位置在原理圖中。這可以通過在關(guān)鍵位置添加一個(gè)電容器來建模組件中特定的耦合效應(yīng)來完成。這允許根據(jù)電容器的放置位置對(duì)耦合電容進(jìn)行現(xiàn)象學(xué)建模：
輸入/輸出電容。實(shí)際電路（IC）中的輸入和輸出引腳會(huì)由于引腳和接地層之間的隔離而具有一定的電容。對(duì)于小型SMD組件，這些電容值通常約為10 pF。這是在布局前仿真中要檢查的主要點(diǎn)之一。
網(wǎng)之間的電容。在兩個(gè)承載輸入信號(hào)的網(wǎng)絡(luò)之間放置一個(gè)電容器將對(duì)網(wǎng)絡(luò)之間的串?dāng)_建模。通過可視化受害者和攻擊者網(wǎng)絡(luò)，您可以看到打開攻擊者的方式如何在受害者上引發(fā)信號(hào)。由于這些電容非常小，并且串?dāng)_還取決于互感，因此通常僅在布局后執(zhí)行串?dāng)_仿真才能獲得最高的精度。
將電容走線回到接地層。即使走線很短，它相對(duì)于接地層仍將具有寄生電容，這會(huì)導(dǎo)致短傳輸線上的諧振。
示例：BJT輸入引腳處的耦合電容
例如，讓我們看一下使用PSpice中的瞬態(tài)分析的BJT晶體管的輸入引腳與其參考平面之間的耦合。下圖顯示了一個(gè)示例電路，其中包括對(duì)短傳輸線上的寄生進(jìn)行建模的電路。短線上的電感器和電容器（分別為L1和C1）以及電阻器模擬輸出端帶有一定電阻的短傳輸線行為。該系統(tǒng)中的源是范圍為0至5 V的脈沖源，其上升/下降時(shí)間為2 ns，重復(fù)頻率為100 ns（10
MHz）。晶體管Q1是40237 NPN晶體管。
放置電容器C2以模擬Q1輸入端的pi電容。一個(gè)更準(zhǔn)確的模型將包括連接到基極的引腳封裝電感，但目前我們將重點(diǎn)放在將電容耦合回接地平面上。
耦合電容仿真示意圖
為了檢查輸入耦合電容如何影響信號(hào)行為并可能導(dǎo)致失真，將電容器的值定義為全局參數(shù)CAP2。這是通過打開組件屬性對(duì)話框并將組件值設(shè)置為{CAP2}來定義的。需要使用PSpice中“放置零件”菜單中的“ PARAMS”零件將全局參數(shù)放置在原理圖上。在下圖中，我為C2 定義了從10到110 pF 的參數(shù)掃描范圍（增量為20 pF）。總共給出6條曲線，每個(gè)C2值一條。
在PSpice中定義參數(shù)掃描范圍
現(xiàn)在已經(jīng)定義了耦合電容范圍，是時(shí)候運(yùn)行仿真并檢查耦合電容如何影響信號(hào)行為了。
時(shí)域和頻域結(jié)果
下圖顯示了10 MHz脈沖流中第一個(gè)脈沖的發(fā)射極電壓的放大圖。由于這條短傳輸線上的共振，我們可以看到明顯的振鈴。當(dāng)耦合電容較小（綠色曲線，C2 = 10 pF）時(shí)，振鈴最大，但隨著耦合電容增加（紫色曲線，C2 = 110 pF），振鈴變小。
參數(shù)掃描產(chǎn)生時(shí)域
耦合電容的作用是將信號(hào)帶寬中的高頻分量作為位移電流分流到地平面。這可以在頻域結(jié)果中很好地看到，該結(jié)果是通過傅立葉變換計(jì)算的。
參數(shù)掃描產(chǎn)生頻域
在信號(hào)帶寬的高頻端（?120 MHz或更高），當(dāng)耦合電容較大時(shí)，這些頻率的峰值電平會(huì)降低。實(shí)際上，Q1和C2就像具有高截止頻率的低通濾波器一樣。請(qǐng)注意，這些信號(hào)的拐點(diǎn)頻率約為175 MHz，約占總信號(hào)功率的75％。我們可以看到，耦合電容開始引起低于該頻率的濾波，從而導(dǎo)致信號(hào)失真。
添加源阻抗匹配
盡管隨著耦合電容的增加，振鈴會(huì)略有減少，但新型IC往往具有較小的功能，從而具有較小的耦合電容。在這種情況下，這是有問題的，因?yàn)樗矐B(tài)響應(yīng)導(dǎo)致振幅更大的無阻尼振蕩。這凸顯了該電路設(shè)計(jì)中源極終端的需求。如果我們將源的輸出阻抗匹配到?50 Ohms，則可以預(yù)期瞬態(tài)響應(yīng)具有較低的幅度，并且可能會(huì)出現(xiàn)臨界阻尼或過阻尼的振蕩。
下圖顯示了一個(gè)50歐姆電阻與脈沖電壓源（V1）串聯(lián)以提供源端接的瞬態(tài)分析結(jié)果。這顯著抑制了上升沿的振蕩，并使瞬態(tài)響應(yīng)受到嚴(yán)重抑制。在下降沿，仍然存在一些下沖。
參數(shù)掃描導(dǎo)致時(shí)域帶有源終止
根據(jù)傳輸線的電路原理，將產(chǎn)生臨界阻尼的源端接電阻是（線路+負(fù)載電路）網(wǎng)絡(luò)的輸入阻抗的兩倍。端接所需的確切電阻將取決于耦合電容的值。從設(shè)計(jì)的角度來看，您應(yīng)該嘗試在布局中找到一個(gè)可以容納一定范圍內(nèi)耦合電容值的源電阻，以幫助抑制由于該電路中的瞬態(tài)響應(yīng)而引起的過沖/下沖。
此設(shè)計(jì)中耦合電容可能突出的其他地方包括：
脈沖驅(qū)動(dòng)器的輸出（接地）。
晶體管的輸出（接地）。
在晶體管輸出和電源引腳之間。
上面的前兩點(diǎn)結(jié)合起來可以增加互連的電容，從而稍微降低其阻抗。根據(jù)電路理論，這與增加晶體管的輸入電容時(shí)一樣，使瞬態(tài)響應(yīng)更接近臨界阻尼或更深，成為過度阻尼。在長傳輸線上，需要將負(fù)載阻抗與線路阻抗分開考慮，并且我們需要查看電路反射以確定耦合電容引起的信號(hào)行為。