24小時聯系電話:18217114652、13661815404
中文
行業資訊
分析并限制高速大功率PCB的阻抗
如今，電子工業和PCB的相關技術已經取得了巨大進步，以至于高端電子產品的設計和開發階段出現了更多新的挑戰。這些挑戰對于利用功率電子半導體組件的高功率高頻開關裝置是特定的。選擇合適的電子元件值 及其位置時，相應的PCB布局以及電路設計師將不得不面對挑戰 在PCB上。是的，這是正確的，組件在PCB上的放置很重要。這是由于各種問題，例如熱管理，大電流，信號反射問題，EMI /交叉通話問題以及在單板中包含模擬和數字電路的高頻和混合電路中的噪聲問題。
暫態電流問題：
許多設計人員面臨的主要問題是PCB中可能發生的突然或瞬時電流尖峰，這是由于與PCB輸出端口電氣連接的變化而引起的，也稱為“負載瞬變”。PCB中的這種瞬態電流將導致PCB的許多部分和組件的電壓分布不平衡，從而導致弱小的組件擊穿甚至導致整個PCB失效。這主要是因為以特定阻抗流動的電流越大，其兩端的電壓降越大。因此，異常電壓會損壞組件。為了在PCB中正常分配電壓，非常需要保持PCB的阻抗盡可能低。因此，在瞬態電流的情況下，電壓降不會有太大影響。
顯然，除了使用“去耦電容”以外，沒有其他方法可以降低使用高功率高頻組件的電路板的阻抗。
什么是去耦電容器？
去耦電容器通常用于PCB板的電源部分。特別是在開關模式電源（SMPS）中，由于在降壓或升壓轉換器中使用了高速開關，PCB產生的諧振非常大，因此由于PCB板的足夠阻抗會產生電壓尖峰，因此很危險。因此，為了減小或限制PCB的阻抗，通常使用并聯電容器的組合來包含或控制PCB的阻抗。
PCB作為電容器的示例：
假設我們有一塊尺寸為3英寸x 2英寸，厚度為20密耳的PCB?，F在我們知道在PCB中存在電源平面和接地平面，并且在兩者之間放置了介電材料。因此，我們可以將這種情況與“平行板電容器”現象相關聯，在該現象中，如果在兩個平行導電板之間放置辯證法，則電容之間將存在電容。通常，FR-4 PCB介電材料用于PCB，介電常數為4.5。電容的公式為
哪里
C = PCB電容
k = 8.854 x 10 -12 = 0.2249英寸
A =面積
d = PCB厚度或兩個銅層（GND和PWR）之間的間距
r = FR-4的介電常數
我們有A = 6平方英寸
d = 0.02英寸
r = 4.5
這可以很容易地表明，電容是如此之小，將導致在歐姆范圍內的大PCB阻抗，因此，在瞬態情況下的電壓尖峰將很明顯。SIWAVE是一種仿真工具，可以檢查各種頻率范圍內的阻抗曲線。頻率曲線下方顯示了在PCB上實現DCP010505bp芯片的5V電源系統的仿真結果。
使用去耦電容器限制阻抗
去耦電容器的選擇不是很困難。每個電容器具有非理想因素，分別為ESR和ESL（有效串聯電阻）和（有效串聯電感）。電感（ESL）電抗會隨著頻率的增加而增加，但是電阻（ESR）與頻率無關。還有電容器本身的寄生電容和電阻，當在電源電路中使用時，它們也可能改變去耦電容器的性能。
上式是電容器的頻率相關電抗，表明電容器的電抗與系統頻率成反比
由上式可知，電感的電抗與電路頻率成正比
因此，我們可以描述，包含ESR和ESL的去耦電容器的阻抗將首先比隨著頻率開始增加去耦電容器的阻抗減小而變得非常高。然后在特定頻率下它將停止進一步減小，然后再次開始增大，如下圖所示
上圖顯示了串聯諧波頻率410MHz，其中選擇的電容器為623pF。虛線示出了目標阻抗，并且虛線上方的波動是不希望的。這是因為使用了單個去耦電容器。當多個去耦電容器并聯時，此問題將得到解決。
當我們并聯連接多個（n個）（去耦電容）（具有相同值）時，等效電容將增加至nxC。但是，ESR將減小至R / n，ESL也將減小至L / n。由于自諧波頻率點將保持不變，因此非常需要此結果。
因此可以說，去耦電容器的選擇標準是考慮自諧頻率點，并且并聯的多個去耦電容器可以大大降低電路/ PCB的阻抗。
上圖顯示了每個96pF并聯連接的6個去耦電容器。我們還可以看到所需的阻抗低于目標阻抗。
確定去耦電容器的位置：
板上去耦電容器的位置非常重要。有多種使用的技術，其中一些是
1-當放置去耦電容器用于電源時，應嘗試將其放置在PCB的底部。如果需要在頂部放置電容器，則將它們盡可能靠近IC /組件的電源引腳放置
2-當并聯的去耦電容器的值不同時，應將最小的電容器最靠近IC的電源引腳放置。
3-如圖所示，鉭電容器或非極性電容器應按升序放置在靠近器件引腳的位置。
4-具有多個電源引腳的設備或IC每個電源引腳至少需要一個去耦或旁路電容器